十二層PCB板廠商,FPC柔性板

基材	銅	層數(shù)	多面
絕緣層厚度	常規(guī)板	絕緣材料	有機(jī)樹脂
絕緣樹脂	環(huán)氧樹脂（EP）	阻燃特性	VO板

十二層PCB板廠商,FPC柔性板

什么是HDI線路板？
一.什么是HDI板？
HDI板（High Density Interconnector），即高密度互連板，是使用微盲埋孔技術(shù)的一種線路分布密度比較高的電路板。HDI板有內(nèi)層線路和外層線路，再利用鉆孔、孔內(nèi)金屬化等工藝，使各層線路內(nèi)部實(shí)現(xiàn)連結(jié)。
二.HDI板與普通pcb的區(qū)別
HDI板一般采用積層法制造，積層的次數(shù)越多，板件的技術(shù)檔次越高。普通的HDI板基本上是1次積層，高階HDI采用2次或以上的積層技術(shù)，同時(shí)采用疊孔、電鍍填孔、激光直接打孔等先進(jìn)PCB技術(shù)。當(dāng)PCB的密度增加超過八層板后，以HDI來制造，其成本將較傳統(tǒng)復(fù)雜的壓合制程來得低。
HDI板的電性能和訊號(hào)正確性比傳統(tǒng)PCB更高。此外，HDI板對(duì)于射頻干擾、電磁波干擾、靜電釋放、熱傳導(dǎo)等具有更佳的改善。高密度集成（HDI）技術(shù)可以使終端產(chǎn)品設(shè)計(jì)更加小型化，同時(shí)滿足電子性能和效率的更高標(biāo)準(zhǔn)。
HDI板使用盲孔電鍍 再進(jìn)行二次壓合，分一階、二階、三階、四階、五階等。一階的比較簡(jiǎn)單，流程和工藝都好控制。二階的主要問題，一是對(duì)位問題，二是打孔和鍍銅問題。二階的設(shè)計(jì)有多種，一種是各階錯(cuò)開位置，需要連接次鄰層時(shí)通過導(dǎo)線在中間層連通，做法相當(dāng)于2個(gè)一階HDI。第二種是，兩個(gè)一階的孔重疊，通過疊加方式實(shí)現(xiàn)二階，加工也類似兩個(gè)一階，但有很多工藝要點(diǎn)要特別控制，也就是上面所提的。第三種是直接從外層打孔至第3層（或N-2層），工藝與前面有很多不同，打孔的難度也更大。對(duì)于三階的以二階類推即是。

三.HDI板的優(yōu)勢(shì)
這種PCB在突顯優(yōu)勢(shì)的基礎(chǔ)上發(fā)展迅速：
1.HDI技術(shù)有助于降低PCB成本;
2.HDI技術(shù)增加了線密度;
3.HDI技術(shù)有利于使用先進(jìn)的包裝;
4.HDI技術(shù)具有更好的電氣性能和信號(hào)有效性;
5.HDI技術(shù)具有更好的可靠性;
6.HDI技術(shù)在散熱方面更好;
7.HDI技術(shù)能夠改善RFI（射頻干擾）/EMI（電磁干擾）/ESD（靜電放電）;
8.HDI技術(shù)提高了設(shè)計(jì)效率;
四.HDI板的材料
對(duì)HDI PCB材料提出了一些新的要求，包括更好的尺寸穩(wěn)定性，抗靜電移動(dòng)性和非膠粘劑。HDI PCB的典型材料是RCC（樹脂涂層銅）。RCC有三種類型，即聚酰亞胺金屬化薄膜，純聚酰亞胺薄膜，流延聚酰亞胺薄膜。
RCC的優(yōu)點(diǎn)包括：厚度小，重量輕，柔韌性和易燃性，兼容性特性阻抗和優(yōu)異的尺寸穩(wěn)定性。在HDI多層PCB的過程中，取代傳統(tǒng)的粘接片和銅箔作為絕緣介質(zhì)和導(dǎo)電層的作用，可以通過傳統(tǒng)的抑制技術(shù)用芯片抑制RCC。然后使用非機(jī)械鉆孔方法如激光，以便形成微通孔互連。
RCC推動(dòng)PCB產(chǎn)品從SMT（表面貼裝技術(shù)）到CSP的發(fā)生和發(fā)展（芯片級(jí)封裝），從機(jī)械鉆孔到激光鉆孔，促進(jìn)PCB微通孔的發(fā)展和進(jìn)步，所有這些都成為RCC領(lǐng)先的HDI PCB材料。
在實(shí)際的PCB中在制造過程中，對(duì)于RCC的選擇，通常有FR-4標(biāo)準(zhǔn)Tg 140C，F(xiàn)R-4高Tg 170C和FR-4和Rogers組合層壓，現(xiàn)在大多使用。隨著HDI技術(shù)的發(fā)展，HDI PCB材料必須滿足更多要求，因此HDI PCB材料的主要趨勢(shì)應(yīng)該是：
1.使用無粘合劑的柔性材料的開發(fā)和應(yīng)用;
2.介電層厚度小，偏差小;
3 .LPIC的發(fā)展;
4.介電常數(shù)越來越小;
5.介電損耗越來越小;
6.焊接穩(wěn)定性高;
7.嚴(yán)格兼容CTE（熱膨脹系數(shù)）;
五.HDI板制造的應(yīng)用技術(shù)
HDI PCB制造的難點(diǎn)在于微觀通過制造，通過金屬化和細(xì)線。
1.微通孔制造
微通孔制造一直是HDI PCB制造的核心問題。主要有兩種鉆井方法：
a.對(duì)于普通的通孔鉆孔，機(jī)械鉆孔始終是其高效率和低成本的最佳選擇。隨著機(jī)械加工能力的發(fā)展，其在微通孔中的應(yīng)用也在不斷發(fā)展。
b.有兩種類型的激光鉆孔：光熱消融和光化學(xué)消融。前者是指在高能量吸收激光之后加熱操作材料以使其熔化并且通過形成的通孔蒸發(fā)掉的過程。后者指的是紫外區(qū)高能光子和激光長(zhǎng)度超過400nm的結(jié)果。
有三種類型的激光系統(tǒng)應(yīng)用于柔性和剛性板，即準(zhǔn)分子激光，紫外激光鉆孔，CO 2 激光。激光技術(shù)不僅適用于鉆孔，也適用于切割和成型。甚至一些制造商也通過激光制造HDI。雖然激光鉆孔設(shè)備成本高，但它們具有更高的精度，穩(wěn)定的工藝和成熟的技術(shù)。激光技術(shù)的優(yōu)勢(shì)使其成為盲/埋通孔制造中最常用的方法。如今，在HDI微通孔中，99％是通過激光鉆孔獲得的。
2.通過金屬化
通孔金屬化的最大困難是電鍍難以達(dá)到均勻。對(duì)于微通孔的深孔電鍍技術(shù)，除了使用具有高分散能力的電鍍液外，還應(yīng)及時(shí)升級(jí)電鍍裝置上的鍍液，這可以通過強(qiáng)力機(jī)械攪拌或振動(dòng)，超聲波攪拌，水平噴涂。此外，在電鍍前必須增加通孔壁的濕度。
除了工藝的改進(jìn)外，HDI的通孔金屬化方法也看到了主要技術(shù)的改進(jìn)：化學(xué)鍍添加劑技術(shù)，直接電鍍技術(shù)等。
3.細(xì)線
細(xì)線的實(shí)現(xiàn)包括傳統(tǒng)的圖像傳輸和激光直接成像。傳統(tǒng)的圖像轉(zhuǎn)移與普通化學(xué)蝕刻形成線條的過程相同。
對(duì)于激光直接成像，不需要攝影膠片，而圖像是通過激光直接在光敏膜上形成的。紫外波燈用于操作，使液體防腐解決方案能夠滿足高分辨率和簡(jiǎn)單操作的要求。不需要攝影膠片，以避免因薄膜缺陷造成的不良影響，可以直接連接CAD/CAM，縮短制造周期，使其適用于限量和多種生產(chǎn)。

超實(shí)用的高頻PCB電路設(shè)計(jì)70問答之一
1、如何選擇PCB 板材？

選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的 PCB 板子(大于 GHz 的頻率)時(shí)這材質(zhì)問題會(huì)比較重要。例如，現(xiàn)在常用的 FR-4 材質(zhì)，在幾個(gè)GHz 的頻率時(shí)的介質(zhì)損耗(dielectric loss)會(huì)對(duì)信號(hào)衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。



2、如何避免高頻干擾？

避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾，也就是所謂的串?dāng)_(Crosstalk)?？捎美蟾咚傩盘?hào)和模擬信號(hào)之間的距離，或加 ground guard/shunt traces 在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。



3、在高速設(shè)計(jì)中，如何解決信號(hào)的完整性問題？

信號(hào)完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance)，走線的特性阻抗，負(fù)載端的特性，走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。



4、差分布線方式是如何實(shí)現(xiàn)的？

差分對(duì)的布線有兩點(diǎn)要注意，一是兩條線的長(zhǎng)度要盡量一樣長(zhǎng)，另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者 side-by-side(并排, 并肩) 實(shí)現(xiàn)的方式較多。



5、對(duì)于只有一個(gè)輸出端的時(shí)鐘信號(hào)線，如何實(shí)現(xiàn)差分布線？

要用差分布線一定是信號(hào)源和接收端也都是差分信號(hào)才有意義。所以對(duì)只有一個(gè)輸出端的時(shí)鐘信號(hào)是無法使用差分布線的。



6、接收端差分線對(duì)之間可否加一匹配電阻？

接收端差分線對(duì)間的匹配電阻通常會(huì)加, 其值應(yīng)等于差分阻抗的值。這樣信號(hào)質(zhì)量會(huì)好些。



7、為何差分對(duì)的布線要靠近且平行？

對(duì)差分對(duì)的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫?。所謂適當(dāng)?shù)目拷且驗(yàn)檫@間距會(huì)影響到差分阻抗(differential impedance)的值, 此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。需要平行也是因?yàn)橐３植罘肿杩沟囊恢滦?。若兩線忽遠(yuǎn)忽近, 差分阻抗就會(huì)不一致, 就會(huì)影響信號(hào)完整性(signal integrity)及時(shí)間延遲(timing delay)。



8、如何處理實(shí)際布線中的一些理論沖突的問題

基本上, 將模/數(shù)地分割隔離是對(duì)的。 要注意的是信號(hào)走線盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號(hào)的回流電流路徑(returning current path)變太大。



晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號(hào), 必須滿足loop gain 與 phase 的規(guī)范, 而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾, 即使加 ground guard traces 可能也無法完全隔離干擾。而且離的太遠(yuǎn),地平面上的噪聲也會(huì)影響正反饋振蕩電路。 所以, 一定要將晶振和芯片的距離進(jìn)可能靠近。



確實(shí)高速布線與 EMI 的要求有很多沖突。但基本原則是因 EMI 所加的電阻電容或 ferrite bead, 不能造成信號(hào)的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線和 PCB 迭層的技巧來解決或減少 EMI的問題, 如高速信號(hào)走內(nèi)層。最后才用電阻電容或 ferrite bead 的方式, 以降低對(duì)信號(hào)的傷害。



9、如何解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾？

現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目。各家 EDA公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。 例如, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對(duì)的走線間距等。 這會(huì)影響到自動(dòng)布線出來的走線方式是否能符合設(shè)計(jì)者的想法。 另外, 手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。 例如, 走線的推擠能力,過孔的推擠能力, 甚至走線對(duì)敷銅的推擠能力等等。 所以, 選擇一個(gè)繞線引擎能力強(qiáng)的布線器, 才是解決之道。



10、關(guān)于 test coupon。

test coupon 是用來以 TDR (Time Domain Reflectometer) 測(cè)量所生產(chǎn)的 PCB 板的特性阻抗是否滿足設(shè)計(jì)需求。 一般要控制的阻抗有單根線和差分對(duì)兩種情況。 所以， test coupon 上的走線線寬和線距(有差分對(duì)時(shí))要與所要控制的線一樣。 最重要的是測(cè)量時(shí)接地點(diǎn)的位置。 為了減少接地引線(ground lead)的電感值， TDR 探棒(probe)接地的地方通常非常接近量信號(hào)的地方(probe tip)， 所以， test coupon 上量測(cè)信號(hào)的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。



11、在高速 PCB 設(shè)計(jì)中，信號(hào)層的空白區(qū)域可以敷銅，而多個(gè)信號(hào)層的敷銅在接地和接電源上應(yīng)如何分配？

一般在空白區(qū)域的敷銅絕大部分情況是接地。 只是在高速信號(hào)線旁敷銅時(shí)要注意敷銅與信號(hào)線的距離， 因?yàn)樗蟮你~會(huì)降低一點(diǎn)走線的特性阻抗。也要注意不要影響到它層的特性阻抗， 例如在 dual strip line 的結(jié)構(gòu)時(shí)。

12、是否可以把電源平面上面的信號(hào)線使用微帶線模型計(jì)算特性阻抗？電源和地平面之間的信號(hào)是否可以使用帶狀線模型計(jì)算？

是的， 在計(jì)算特性阻抗時(shí)電源平面跟地平面都必須視為參考平面。 例如四層板: 頂層-電源層-地層-底層，這時(shí)頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。



13、在高密度印制板上通過軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)一般情況下能滿足大批量生產(chǎn)的測(cè)試要求嗎？

一般軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)是否滿足測(cè)試需求必須看對(duì)加測(cè)試點(diǎn)的規(guī)范是否符合測(cè)試機(jī)具的要求。另外，如果走線太密且加測(cè)試點(diǎn)的規(guī)范比較嚴(yán)，則有可能沒辦法自動(dòng)對(duì)每段線都加上測(cè)試點(diǎn)，當(dāng)然，需要手動(dòng)補(bǔ)齊所要測(cè)試的地方。



14、添加測(cè)試點(diǎn)會(huì)不會(huì)影響高速信號(hào)的質(zhì)量？

至于會(huì)不會(huì)影響信號(hào)質(zhì)量就要看加測(cè)試點(diǎn)的方式和信號(hào)到底多快而定?；旧贤饧拥臏y(cè)試點(diǎn)(不用在線既有的穿孔(via or DIP pin)當(dāng)測(cè)試點(diǎn))可能加在在線或是從在線拉一小段線出來。前者相當(dāng)于是加上一個(gè)很小的電容在在線，后者則是多了一段分支。這兩個(gè)情況都會(huì)對(duì)高速信號(hào)多多少少會(huì)有點(diǎn)影響，影響的程度就跟信號(hào)的頻率速度和信號(hào)緣變化率(edge rate)有關(guān)。影響大小可透過仿真得知。原則上測(cè)試點(diǎn)越小越好(當(dāng)然還要滿足測(cè)試機(jī)具的要求)分支越短越好。



15、若干 PCB 組成系統(tǒng)，各板之間的地線應(yīng)如何連接？

各個(gè) PCB 板子相互連接之間的信號(hào)或電源在動(dòng)作時(shí)，例如 A 板子有電源或信號(hào)送到 B 板子，一定會(huì)有等量的電流從地層流回到 A 板子 (此為 Kirchoff current law)。這地層上的電流會(huì)找阻抗最小的地方流回去。所以，在各個(gè)不管是電源或信號(hào)相互連接的接口處，分配給地層的管腳數(shù)不能太少，以降低阻抗，這樣可以降低地層上的噪聲。另外，也可以分析整個(gè)電流環(huán)路，尤其是電流較大的部分，調(diào)整地層或地線的接法，來控制電流的走法(例如，在某處制造低阻抗，讓大部分的電流從這個(gè)地方走)，降低對(duì)其它較敏感信號(hào)的影響。



16、能介紹一些國(guó)外關(guān)于高速 PCB 設(shè)計(jì)的技術(shù)書籍和數(shù)據(jù)嗎？

現(xiàn)在高速數(shù)字電路的應(yīng)用有通信網(wǎng)路和計(jì)算器等相關(guān)領(lǐng)域。在通信網(wǎng)路方面，PCB 板的工作頻率已達(dá) GHz 上下，疊層數(shù)就我所知有到 40 層之多。計(jì)算器相關(guān)應(yīng)用也因?yàn)樾酒倪M(jìn)步，無論是一般的 PC 或服務(wù)器(Server)，板子上的最高工作頻率也已經(jīng)達(dá)到 400MHz (如 Rambus) 以上。因應(yīng)這高速高密度走線需求，盲埋孔(blind/buried vias)、mircrovias 及 build-up 制程工藝的需求也漸漸越來越多。 這些設(shè)計(jì)需求都有廠商可大量生產(chǎn)。



17、兩個(gè)常被參考的特性阻抗公式：

微帶線(microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W 為線寬，T 為走線的銅皮厚度，H 為走線到參考平面的距離，Er 是 PCB 板材質(zhì)的介電常數(shù)(dielectric constant)。此公式必須在0.1<(W/H)<2.0 及 1<(Er)<15 的情況才能應(yīng)用。



帶狀線(stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H 為兩參考平面的距離，并且走線位于兩參考平面的中間。此公式必須在 W/H<0.35 及 T/H<0.25 的情況才能應(yīng)用。



18、差分信號(hào)線中間可否加地線？

差分信號(hào)中間一般是不能加地線。因?yàn)椴罘中盘?hào)的應(yīng)用原理最重要的一點(diǎn)便是利用差分信號(hào)間相互耦合(coupling)所帶來的好處，如 flux cancellation，抗噪聲(noise immunity)能力等。若在中間加地線，便會(huì)破壞耦合效應(yīng)。



19、剛?cè)岚逶O(shè)計(jì)是否需要專用設(shè)計(jì)軟件與規(guī)范？國(guó)內(nèi)何處可以承接該類電路板加工？

可以用一般設(shè)計(jì) PCB 的軟件來設(shè)計(jì)柔性電路板(Flexible Printed Circuit)。一樣用 Gerber 格式給 FPC廠商生產(chǎn)。由于制造的工藝和一般 PCB 不同，各個(gè)廠商會(huì)依據(jù)他們的制造能力會(huì)對(duì)最小線寬、最小線距、最小孔徑(via)有其**。除此之外，可在柔性電路板的轉(zhuǎn)折處鋪些銅皮加以補(bǔ)強(qiáng)。至于生產(chǎn)的廠商可上網(wǎng)“FPC”當(dāng)關(guān)鍵詞查詢應(yīng)該可以找到。



20、適當(dāng)選擇 PCB 與外殼接地的點(diǎn)的原則是什么？

選擇 PCB 與外殼接地點(diǎn)選擇的原則是利用 chassis ground 提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時(shí)鐘產(chǎn)生器附近可以借固定用的螺絲將 PCB的地層與 chassis ground 做連接，以盡量縮小整個(gè)電流回路面積，也就減少電磁輻射。

超實(shí)用的高頻PCB電路設(shè)計(jì)70問答 之二
21.在電路板尺寸固定的情況下，如果設(shè)計(jì)中需要容納更多的功能，就往往需要提高 PCB 的走線密度，但是這樣有可能導(dǎo)致走線的相互干擾增強(qiáng)，同時(shí)走線過細(xì)也使阻抗無法降低，請(qǐng)專家介紹在高速（>100MHz）高密度 PCB 設(shè)計(jì)中的技巧?

在設(shè)計(jì)高速高密度 PCB 時(shí)，串?dāng)_(crosstalk interference)確實(shí)是要特別注意的，因?yàn)樗鼘?duì)時(shí)序(timing)與信號(hào)完整性(signal integrity)有很大的影響。以下提供幾個(gè)注意的地方：

控制走線特性阻抗的連續(xù)與匹配。

走線間距的大小。一般?？吹降拈g距為兩倍線寬。可以透過仿真來知道走線間距對(duì)時(shí)序及信號(hào)完整性的影響，找出可容忍的最小間距。不同芯片信號(hào)的結(jié)果可能不同。

選擇適當(dāng)?shù)亩私臃绞健?br />
避免上下相鄰兩層的走線方向相同，甚至有走線正好上下重疊在一起，因?yàn)檫@種串?dāng)_比同層相鄰走線的情形還大。



利用盲埋孔(blind/buried via)來增加走線面積。但是 PCB 板的制作成本會(huì)增加。在實(shí)際執(zhí)行時(shí)確實(shí)很難達(dá)到完全平行與等長(zhǎng)，不過還是要盡量做到。

除此以外，可以預(yù)留差分端接和共模端接，以緩和對(duì)時(shí)序與信號(hào)完整性的影響。

22.電路板 DEBUG 應(yīng)從那幾個(gè)方面著手？

就數(shù)字電路而言，首先先依序確定三件事情： 1. 確認(rèn)所有電源值的大小均達(dá)到設(shè)計(jì)所需。有些多重電源的系統(tǒng)可能會(huì)要求某些電源之間起來的順序與快慢有某種規(guī)范。 2. 確認(rèn)所有時(shí)鐘信號(hào)頻率都工作正常且信號(hào)邊緣上沒有非單調(diào)(non-monotonic)的問題。3. 確認(rèn) reset 信號(hào)是否達(dá)到規(guī)范要求。 這些都正常的話，芯片應(yīng)該要發(fā)出第一個(gè)周期(cycle)的信號(hào)。接下來依照系統(tǒng)運(yùn)作原理與 bus protocol 來 debug。

23、濾波時(shí)選用電感，電容值的方法是什么？

電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時(shí)電流的反應(yīng)能力。如 果 LC 的輸出端會(huì)有機(jī)會(huì)需要瞬間輸出大電流，則電感值太大會(huì)阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripple noise)。電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關(guān)。紋波噪聲值要求越小，電容值會(huì)較大。而電容的ESR/ESL 也會(huì)有影響。另外，如果這 LC 是放在開關(guān)式電源(switching regulation power)的輸出端時(shí)，還要注意此 LC 所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對(duì)負(fù)反饋控制(negative feedback control)回路穩(wěn)定度的影響。

24、模擬電源處的濾波經(jīng)常是用 LC 電路。但是為什么有時(shí) LC 比 RC 濾波效果差？

LC與 RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。因?yàn)殡姼械母锌?reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不如 RC。但是，使用 RC 濾波要付出的代價(jià)是電阻本身會(huì)耗能，效率較差，且要注意所選電阻能承受的功率。

25、如何盡可能的達(dá)到 EMC 要求，又不致造成太大的成本壓力？

PCB 板上會(huì)因 EMC 而增加的成本通常是因增加地層數(shù)目以增強(qiáng)屏蔽效應(yīng)及增加了 ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機(jī)構(gòu)上的屏蔽結(jié)構(gòu)才能使整個(gè)系統(tǒng)通過 EMC的要求。以下僅就 PCB 板的設(shè)計(jì)技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應(yīng)。

盡可能選用信號(hào)斜率(slew rate)較慢的器件，以降低信號(hào)所產(chǎn)生的高頻成分。

注意高頻器件擺放的位置，不要太靠近對(duì)外的連接器。

注意高速信號(hào)的阻抗匹配，走線層及其回流電流路徑(return current path)， 以減少高頻的反射與輻射。


在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼?。特別注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計(jì)所需。



對(duì)外的連接器附近的地可與地層做適當(dāng)分割，并將連接器的地就近接到 chassis ground。

可適當(dāng)運(yùn)用 ground guard/shunt traces 在一些特別高速的信號(hào)旁。但要注意 guard/shunt traces 對(duì)走線特性阻抗的影響。

電源層比地層內(nèi)縮 20H，H 為電源層與地層之間的距離。