6OZ PCB厚銅板,FPC柔性板

基材	銅	層數(shù)	多面
絕緣層厚度	常規(guī)板	絕緣材料	有機(jī)樹脂
絕緣樹脂	環(huán)氧樹脂（EP）	阻燃特性	VO板

6OZ PCB厚銅板,FPC柔性板

高速PCB設(shè)計(jì)指南之三
第三篇 高速PCB設(shè)計(jì)

（一）、電子系統(tǒng)設(shè)計(jì)所面臨的挑戰(zhàn)

　　隨著系統(tǒng)設(shè)計(jì)復(fù)雜性和集成度的大規(guī)模提高，電子系統(tǒng)設(shè)計(jì)師們正在從事100MHZ以上的電路設(shè)計(jì)，總線的工作頻率也已經(jīng)達(dá)到或者超過50MHZ，有的甚至超過100MHZ。目前約50% 的設(shè)計(jì)的時(shí)鐘頻率超過50MHz，將近20% 的設(shè)計(jì)主頻超過120MHz。
　　當(dāng)系統(tǒng)工作在50MHz時(shí)，將產(chǎn)生傳輸線效應(yīng)和信號的完整性問題；而當(dāng)系統(tǒng)時(shí)鐘達(dá)到120MHz時(shí)，除非使用高速電路設(shè)計(jì)知識，否則基于傳統(tǒng)方法設(shè)計(jì)的PCB將無法工作。因此，高速電路設(shè)計(jì)技術(shù)已經(jīng)成為電子系統(tǒng)設(shè)計(jì)師必須采取的設(shè)計(jì)手段。只有通過使用高速電路設(shè)計(jì)師的設(shè)計(jì)技術(shù)，才能實(shí)現(xiàn)設(shè)計(jì)過程的可控性。


（二）、什么是高速電路

　　通常認(rèn)為如果數(shù)字邏輯電路的頻率達(dá)到或者超過45MHZ~50MHZ，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)一定的份量（比如說１／３），就稱為高速電路。
　　實(shí)際上，信號邊沿的諧波頻率比信號本身的頻率高，是信號快速變化的上升沿與下降沿（或稱信號的跳變）引發(fā)了信號傳輸?shù)姆穷A(yù)期結(jié)果。因此，通常約定如果線傳播延時(shí)大于1/2數(shù)字信號驅(qū)動端的上升時(shí)間，則認(rèn)為此類信號是高速信號并產(chǎn)生傳輸線效應(yīng)。
信號的傳遞發(fā)生在信號狀態(tài)改變的瞬間，如上升或下降時(shí)間。信號從驅(qū)動端到接收端經(jīng)過一段固定的時(shí)間，如果傳輸時(shí)間小于1/2的上升或下降時(shí)間，那么來自接收端的反射信號將在信號改變狀態(tài)之前到達(dá)驅(qū)動端。反之，反射信號將在信號改變狀態(tài)之后到達(dá)驅(qū)動端。如果反射信號很強(qiáng)，疊加的波形就有可能會改變邏輯狀態(tài)。
（三）、高速信號的確定

　　上面我們定義了傳輸線效應(yīng)發(fā)生的前提條件，但是如何得知線延時(shí)是否大于1/2驅(qū)動端的信號上升時(shí)間？一般地，信號上升時(shí)間的典型值可通過器件手冊給出，而信號的傳播時(shí)間在PCB設(shè)計(jì)中由實(shí)際布線長度決定。下圖為信號上升時(shí)間和允許的布線長度(延時(shí))的對應(yīng)關(guān)系?！?br /> PCB 板上每單位英寸的延時(shí)為 0.167ns.。但是，如果過孔多，器件管腳多，網(wǎng)線上設(shè)置的約束多，延時(shí)將增大。通常高速邏輯器件的信號上升時(shí)間大約為0.2ns。如果板上有GaAs芯片，則最大布線長度為7.62mm。
設(shè)Tr為信號上升時(shí)間， Tpd 為信號線傳播延時(shí)。如果Tr≥4Tpd，信號落在安全區(qū)域。如果2Tpd≥Tr≥4Tpd，信號落在不確定區(qū)域。如果Tr≤2Tpd，信號落在問題區(qū)域。對于落在不確定區(qū)域及問題區(qū)域的信號，應(yīng)該使用高速布線方法。

（四）、什么是傳輸線

PCB板上的走線可等效為下圖所示的串聯(lián)和并聯(lián)的電容、電阻和電感結(jié)構(gòu)。串聯(lián)電阻的典型值0.25-0.55 ohms/foot，因?yàn)榻^緣層的緣故，并聯(lián)電阻阻值通常很高。將寄生電阻、電容和電感加到實(shí)際的PCB連線中之后，連線上的最終阻抗稱為特征阻抗Zo。線徑越寬，距電源/地越近，或隔離層的介電常數(shù)越高，特征阻抗就越小。如果傳輸線和接收端的阻抗不匹配，那么輸出的電流信號和信號最終的穩(wěn)定狀態(tài)將不同，這就引起信號在接收端產(chǎn)生反射，這個(gè)反射信號將傳回信號發(fā)射端并再次反射回來。隨著能量的減弱反射信號的幅度將減小，直到信號的電壓和電流達(dá)到穩(wěn)定。這種效應(yīng)被稱為振蕩，信號的振蕩在信號的上升沿和下降沿經(jīng)?？梢钥吹健?br />


（五）、傳輸線效應(yīng)

基于上述定義的傳輸線模型，歸納起來，傳輸線會對整個(gè)電路設(shè)計(jì)帶來以下效應(yīng)。
· 反射信號Reflected signals
· 延時(shí)和時(shí)序錯(cuò)誤Delay & Timing errors
· 多次跨越邏輯電平門限錯(cuò)誤False Switching
· 過沖與下沖Overshoot/Undershoot
· 串?dāng)_Induced Noise (or crosstalk)
· 電磁輻射EMI radiation

5.1 反射信號
　　如果一根走線沒有被正確終結(jié)(終端匹配)，那么來自于驅(qū)動端的信號脈沖在接收端被反射，從而引發(fā)不預(yù)期效應(yīng)，使信號輪廓失真。當(dāng)失真變形非常顯著時(shí)可導(dǎo)致多種錯(cuò)誤，引起設(shè)計(jì)失敗。同時(shí)，失真變形的信號對噪聲的敏感性增加了，也會引起設(shè)計(jì)失敗。如果上述情況沒有被足夠考慮，EMI將顯著增加，這就不單單影響自身設(shè)計(jì)結(jié)果，還會造成整個(gè)系統(tǒng)的失敗。
反射信號產(chǎn)生的主要原因：過長的走線；未被匹配終結(jié)的傳輸線，過量電容或電感以及阻抗失配。


5.2 延時(shí)和時(shí)序錯(cuò)誤
　　信號延時(shí)和時(shí)序錯(cuò)誤表現(xiàn)為：信號在邏輯電平的高與低門限之間變化時(shí)保持一段時(shí)間信號不跳變。過多的信號延時(shí)可能導(dǎo)致時(shí)序錯(cuò)誤和器件功能的混亂。
　　通常在有多個(gè)接收端時(shí)會出現(xiàn)問題。電路設(shè)計(jì)師必須確定最壞情況下的時(shí)間延時(shí)以確保設(shè)計(jì)的正確性。信號延時(shí)產(chǎn)生的原因：驅(qū)動過載，走線過長。

5.3 多次跨越邏輯電平門限錯(cuò)誤
信號在跳變的過程中可能多次跨越邏輯電平門限從而導(dǎo)致這一類型的錯(cuò)誤。多次跨越邏輯電平門限錯(cuò)誤是信號振蕩的一種特殊的形式，即信號的振蕩發(fā)生在邏輯電平門限附近，多次跨越邏輯電平門限會導(dǎo)致邏輯功能紊亂。反射信號產(chǎn)生的原因：過長的走線，未被終結(jié)的傳輸線，過量電容或電感以及阻抗失配。

5.4 過沖與下沖
過沖與下沖來源于走線過長或者信號變化太快兩方面的原因。雖然大多數(shù)元件接收端有輸入保護(hù)二極管保護(hù)，但有時(shí)這些過沖電平會遠(yuǎn)遠(yuǎn)超過元件電源電壓范圍，損壞元器件。

5.5 串?dāng)_
　　串?dāng)_表現(xiàn)為在一根信號線上有信號通過時(shí)，在PCB板上與之相鄰的信號線上就會感應(yīng)出相關(guān)的信號，我們稱之為串?dāng)_。
　　信號線距離地線越近，線間距越大，產(chǎn)生的串?dāng)_信號越小。異步信號和時(shí)鐘信號更容易產(chǎn)生串?dāng)_。因此解串?dāng)_的方法是移開發(fā)生串?dāng)_的信號或屏蔽被嚴(yán)重干擾的信號。
5.6 電磁輻射
EMI(Electro-Magnetic Interference)即電磁干擾，產(chǎn)生的問題包含過量的電磁輻射及對電磁輻射的敏感性兩方面。EMI表現(xiàn)為當(dāng)數(shù)字系統(tǒng)加電運(yùn)行時(shí)，會對周圍環(huán)境輻射電磁波，從而干擾周圍環(huán)境中電子設(shè)備的正常工作。它產(chǎn)生的主要原因是電路工作頻率太高以及布局布線不合理。目前已有進(jìn)行 EMI仿真的軟件工具，但EMI仿真器都很昂貴，仿真參數(shù)和邊界條件設(shè)置又很困難，這將直接影響仿真結(jié)果的準(zhǔn)確性和實(shí)用性。最通常的做法是將控制EMI的各項(xiàng)設(shè)計(jì)規(guī)則應(yīng)用在設(shè)計(jì)的每一環(huán)節(jié)，實(shí)現(xiàn)在設(shè)計(jì)各環(huán)節(jié)上的規(guī)則驅(qū)動和控制。


（六）、避免傳輸線效應(yīng)的方法
針對上述傳輸線問題所引入的影響，我們從以下幾方面談?wù)効刂七@些影響的方法。

6.1 嚴(yán)格控制關(guān)鍵網(wǎng)線的走線長度
　　如果設(shè)計(jì)中有高速跳變的邊沿，就必須考慮到在PCB板上存在傳輸線效應(yīng)的問題。現(xiàn)在普遍使用的很高時(shí)鐘頻率的快速集成電路芯片更是存在這樣的問題。解決這個(gè)問題有一些基本原則：如果采用CMOS或TTL電路進(jìn)行設(shè)計(jì)，工作頻率小于10MHz，布線長度應(yīng)不大于7英寸。工作頻率在50MHz布線長度應(yīng)不大于1.5英寸。如果工作頻率達(dá)到或超過75MHz布線長度應(yīng)在1英寸。對于GaAs芯片最大的布線長度應(yīng)為0.3英寸。如果超過這個(gè)標(biāo)準(zhǔn)，就存在傳輸線的問題。

6.2 合理規(guī)劃走線的拓?fù)浣Y(jié)構(gòu)
　　解決傳輸線效應(yīng)的另一個(gè)方法是選擇正確的布線路徑和終端拓?fù)浣Y(jié)構(gòu)。走線的拓?fù)浣Y(jié)構(gòu)是指一根網(wǎng)線的布線順序及布線結(jié)構(gòu)。當(dāng)使用高速邏輯器件時(shí)，除非走線分支長度保持很短，否則邊沿快速變化的信號將被信號主干走線上的分支走線所扭曲。通常情形下，PCB走線采用兩種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈(Daisy Chain)布線和星形(Star)分布。
　　對于菊花鏈布線，布線從驅(qū)動端開始，依次到達(dá)各接收端。如果使用串聯(lián)電阻來改變信號特性，串聯(lián)電阻的位置應(yīng)該緊靠驅(qū)動端。在控制走線的高次諧波干擾方面，菊花鏈走線效果最好。但這種走線方式布通率最低，不容易100%布通。實(shí)際設(shè)計(jì)中，我們是使菊花鏈布線中分支長度盡可能短，安全的長度值應(yīng)該是：Stub Delay <= Trt *0.1.
　　例如，高速TTL電路中的分支端長度應(yīng)小于1.5英寸。這種拓?fù)浣Y(jié)構(gòu)占用的布線空間較小并可用單一電阻匹配終結(jié)。但是這種走線結(jié)構(gòu)使得在不同的信號接收端信號的接收是不同步的。
　　星形拓?fù)浣Y(jié)構(gòu)可以有效的避免時(shí)鐘信號的不同步問題，但在密度很高的PCB板上手工完成布線十分困難。采用自動布線器是完成星型布線的最好的方法。每條分支上都需要終端電阻。終端電阻的阻值應(yīng)和連線的特征阻抗相匹配。這可通過手工計(jì)算，也可通過CAD工具計(jì)算出特征阻抗值和終端匹配電阻值?！?br />
　　在上面的兩個(gè)例子中使用了簡單的終端電阻，實(shí)際中可選擇使用更復(fù)雜的匹配終端。第一種選擇是RC匹配終端。RC匹配終端可以減少功率消耗，但只能使用于信號工作比較穩(wěn)定的情況。這種方式最適合于對時(shí)鐘線信號進(jìn)行匹配處理。其缺點(diǎn)是RC匹配終端中的電容可能影響信號的形狀和傳播速度。
　　串聯(lián)電阻匹配終端不會產(chǎn)生額外的功率消耗，但會減慢信號的傳輸。這種方式用于時(shí)間延遲影響不大的總線驅(qū)動電路?！　〈?lián)電阻匹配終端的優(yōu)勢還在于可以減少板上器件的使用數(shù)量和連線密度。
　　最后一種方式為分離匹配終端，這種方式匹配元件需要放置在接收端附近。其優(yōu)點(diǎn)是不會拉低信號，并且可以很好的避免噪聲。典型的用于TTL輸入信號(ACT,HCT, FAST)。
　　此外，對于終端匹配電阻的封裝型式和安裝型式也必須考慮。通常SMD表面貼裝電阻比通孔元件具有較低的電感，所以SMD封裝元件成為首選。如果選擇普通直插電阻也有兩種安裝方式可選：垂直方式和水平方式。
　　垂直安裝方式中電阻的一條安裝管腳很短，可以減少電阻和電路板間的熱阻，使電阻的熱量更加容易散發(fā)到空氣中。但較長的垂直安裝會增加電阻的電感。水平安裝方式因安裝較低有更低的電感。但過熱的電阻會出現(xiàn)漂移，在最壞的情況下電阻成為開路，造成PCB走線終結(jié)匹配失效，成為潛在的失敗因素。

6.3 抑止電磁干擾的方法
　　很好地解決信號完整性問題將改善PCB板的電磁兼容性(EMC)。其中非常重要的是保證PCB板有很好的接地。對復(fù)雜的設(shè)計(jì)采用一個(gè)信號層配一個(gè)地線層是十分有效的方法。此外，使電路板的最外層信號的密度最小也是減少電磁輻射的好方法，這種方法可采用"表面積層"技術(shù)"Build-up"設(shè)計(jì)制做PCB來實(shí)現(xiàn)。表面積層通過在普通工藝 PCB 上增加薄絕緣層和用于貫穿這些層的微孔的組合來實(shí)現(xiàn)，電阻和電容可埋在表層下，單位面積上的走線密度會增加近一倍，因而可降低 PCB的體積。PCB面積的縮小對走線的拓?fù)浣Y(jié)構(gòu)有巨大的影響，這意味著縮小的電流回路，縮小的分支走線長度，而電磁輻射近似正比于電流回路的面積；同時(shí)小體積特征意味著高密度引腳封裝器件可以被使用，這又使得連線長度下降，從而電流回路減小，提高電磁兼容特性。

6.4 其它可采用技術(shù)
　　為減小集成電路芯片電源上的電壓瞬時(shí)過沖，應(yīng)該為集成電路芯片添加去耦電容。這可以有效去除電源上的毛刺的影響并減少在印制板上的電源環(huán)路的輻射。
　　當(dāng)去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時(shí)，其平滑毛刺的效果最好。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。
　　任何高速和高功耗的器件應(yīng)盡量放置在一起以減少電源電壓瞬時(shí)過沖。
　　如果沒有電源層，那么長的電源連線會在信號和回路間形成環(huán)路，成為輻射源和易感應(yīng)電路。
　　走線構(gòu)成一個(gè)不穿過同一網(wǎng)線或其它走線的環(huán)路的情況稱為開環(huán)。如果環(huán)路穿過同一網(wǎng)線其它走線則構(gòu)成閉環(huán)。兩種情況都會形成天線效應(yīng)(線天線和環(huán)形天線)。天線對外產(chǎn)生EMI輻射，同時(shí)自身也是敏感電路。閉環(huán)是一個(gè)必須考慮的問題，因?yàn)樗a(chǎn)生的輻射與閉環(huán)面積近似成正比。

結(jié)束語
　　　　高速電路設(shè)計(jì)是一個(gè)非常復(fù)雜的設(shè)計(jì)過程。本文所闡述的方法就是專門針對解決這些高速電路設(shè)計(jì)問題的。此外，在進(jìn)行高速電路設(shè)計(jì)時(shí)有多個(gè)因素需要加以考慮，這些因素有時(shí)互相對立。如高速器件布局時(shí)位置靠近，雖可以減少延時(shí)，但可能產(chǎn)生串?dāng)_和顯著的熱效應(yīng)。因此在設(shè)計(jì)中，需權(quán)衡各因素，做出全面的折衷考慮；既滿足設(shè)計(jì)要求，又降低設(shè)計(jì)復(fù)雜度。高速PCB設(shè)計(jì)手段的采用構(gòu)成了設(shè)計(jì)過程的可控性，只有可控的，才是可靠的，也才能是成功的！

陶瓷PCB電路板有什么優(yōu)勢呢？
1.為什么要選擇陶瓷電路板？
陶瓷基板，由于散熱性能、載流能力、絕緣性、熱膨脹系數(shù)等，都要大大優(yōu)于普通的玻璃纖維PCB板材，從而被廣泛應(yīng)用于大功率電力電子模塊、航空航天、軍工電子等產(chǎn)品上。
普通PCB通常是由銅箔和基板粘合而成，而基板材質(zhì)大多數(shù)為玻璃纖維（FR-4），酚醛樹脂（FR-3）等材質(zhì)，粘合劑通常是酚醛、環(huán)氧等。在PCB加工過程中由于熱應(yīng)力、化學(xué)因素、生產(chǎn)工藝不當(dāng)?shù)仍颍蛘呤窃谠O(shè)計(jì)過程中由于兩面鋪銅不對稱，很容易導(dǎo)致PCB板發(fā)生不同程度的翹曲。

與普通的PCB使用粘合劑把銅箔和基板粘合在一起的，陶瓷PCB是在高溫環(huán)境下，通過鍵合的方式把銅箔和陶瓷基片拼合在一起的，結(jié)合力強(qiáng)，銅箔不會脫落，可靠性高，在溫度高、濕度大的環(huán)境下性能穩(wěn)定。

2.陶瓷基板的材質(zhì)有哪些？

氮化鋁（AlN）

氮化鋁陶瓷是以氮化鋁粉體為主晶相的陶瓷。相比于氧化鋁陶瓷基板，絕緣電阻、絕緣耐壓更高，介電常數(shù)更低。其熱導(dǎo)率是Al2O3的7~10倍，熱膨脹系數(shù)（CTE）與硅片近似匹配，這對于大功率半導(dǎo)體芯片至關(guān)重要。在生產(chǎn)工藝上，AlN熱導(dǎo)率受到殘留氧雜質(zhì)含量的影響很大，降低含氧量，可明顯提高熱導(dǎo)率。目前工藝生產(chǎn)水平的熱導(dǎo)率達(dá)到170W/(m·K)以上已不成問題。

氧化鋁（Al2O3）

氧化鋁是陶瓷基板中最常用的基板材料，因?yàn)樵跈C(jī)械、熱、電性能上相對于大多數(shù)其他氧化物陶瓷，強(qiáng)度及化學(xué)穩(wěn)定性高，且原料來源豐富，適用于各種各樣的技術(shù)制造以及不同的形狀。按含氧化鋁(Al2O3)的百分?jǐn)?shù)不同可分為：75瓷、96瓷、99.5瓷。氧化鋁含有量不同，其電學(xué)性質(zhì)幾乎不受影響，但是其機(jī)械性能及熱導(dǎo)率變化很大。純度低的基板中玻璃相較多，表面粗糙度大。純度越高的基板，越光潔、致密、介質(zhì)損耗越低，但是價(jià)格也越高。

氧化鈹（BeO）

具有比金屬鋁還高的熱導(dǎo)率，應(yīng)用于需要高熱導(dǎo)的場合，溫度超過300℃后迅速降低，但是由于其毒性限制了自身的發(fā)展。

綜合以上原因，可以知道，氧化鋁陶瓷由于比較優(yōu)越的綜合性能，在微電子、功率電子、混合微電子、功率模塊等領(lǐng)域還是處于主導(dǎo)地位的。

對比了市面上相同尺寸（100mm×100mm×1mm）、不同材料的陶瓷基板價(jià)格：96%氧化鋁9.5元，99%氧化鋁18元，氮化鋁150元，氧化鈹650元，可以看出來不同的基板價(jià)格差距也比較大。


3.陶瓷PCB的優(yōu)勢與劣勢？

優(yōu)點(diǎn)：
載流量大，100A電流連續(xù)通過1mm0.3mm厚銅體，溫升約17℃；100A電流連續(xù)通過2mm0.3mm厚銅體，溫升僅5℃左右；

更好的散熱性能，低熱膨脹系數(shù)，形狀穩(wěn)定，不易變形翹曲。

絕緣性好，耐壓高，保障人身安全和設(shè)備。

結(jié)合力強(qiáng)，采用鍵合技術(shù)，銅箔不會脫落。

可靠性高，在溫度高、濕度大的環(huán)境下性能穩(wěn)定

缺點(diǎn)：
易碎，這是最主要的一個(gè)缺點(diǎn)，這也就導(dǎo)致只能制作小面積的電路板。

價(jià)格貴， 電子產(chǎn)品的要求規(guī)則越來越多，陶瓷電路板還是用在一些比較高端的產(chǎn)品上面，低端的產(chǎn)品根本不會使用到。

超實(shí)用的高頻PCB電路設(shè)計(jì)70問答 之二
21.在電路板尺寸固定的情況下，如果設(shè)計(jì)中需要容納更多的功能，就往往需要提高 PCB 的走線密度，但是這樣有可能導(dǎo)致走線的相互干擾增強(qiáng)，同時(shí)走線過細(xì)也使阻抗無法降低，請專家介紹在高速（>100MHz）高密度 PCB 設(shè)計(jì)中的技巧?

在設(shè)計(jì)高速高密度 PCB 時(shí)，串?dāng)_(crosstalk interference)確實(shí)是要特別注意的，因?yàn)樗鼘r(shí)序(timing)與信號完整性(signal integrity)有很大的影響。以下提供幾個(gè)注意的地方：

控制走線特性阻抗的連續(xù)與匹配。

走線間距的大小。一般?？吹降拈g距為兩倍線寬?？梢酝高^仿真來知道走線間距對時(shí)序及信號完整性的影響，找出可容忍的最小間距。不同芯片信號的結(jié)果可能不同。

選擇適當(dāng)?shù)亩私臃绞健?br />
避免上下相鄰兩層的走線方向相同，甚至有走線正好上下重疊在一起，因?yàn)檫@種串?dāng)_比同層相鄰走線的情形還大。



利用盲埋孔(blind/buried via)來增加走線面積。但是 PCB 板的制作成本會增加。在實(shí)際執(zhí)行時(shí)確實(shí)很難達(dá)到完全平行與等長，不過還是要盡量做到。

除此以外，可以預(yù)留差分端接和共模端接，以緩和對時(shí)序與信號完整性的影響。

22.電路板 DEBUG 應(yīng)從那幾個(gè)方面著手？

就數(shù)字電路而言，首先先依序確定三件事情： 1. 確認(rèn)所有電源值的大小均達(dá)到設(shè)計(jì)所需。有些多重電源的系統(tǒng)可能會要求某些電源之間起來的順序與快慢有某種規(guī)范。 2. 確認(rèn)所有時(shí)鐘信號頻率都工作正常且信號邊緣上沒有非單調(diào)(non-monotonic)的問題。3. 確認(rèn) reset 信號是否達(dá)到規(guī)范要求。 這些都正常的話，芯片應(yīng)該要發(fā)出第一個(gè)周期(cycle)的信號。接下來依照系統(tǒng)運(yùn)作原理與 bus protocol 來 debug。

23、濾波時(shí)選用電感，電容值的方法是什么？

電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時(shí)電流的反應(yīng)能力。如 果 LC 的輸出端會有機(jī)會需要瞬間輸出大電流，則電感值太大會阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripple noise)。電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關(guān)。紋波噪聲值要求越小，電容值會較大。而電容的ESR/ESL 也會有影響。另外，如果這 LC 是放在開關(guān)式電源(switching regulation power)的輸出端時(shí)，還要注意此 LC 所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對負(fù)反饋控制(negative feedback control)回路穩(wěn)定度的影響。

24、模擬電源處的濾波經(jīng)常是用 LC 電路。但是為什么有時(shí) LC 比 RC 濾波效果差？

LC與 RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。因?yàn)殡姼械母锌?reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不如 RC。但是，使用 RC 濾波要付出的代價(jià)是電阻本身會耗能，效率較差，且要注意所選電阻能承受的功率。

25、如何盡可能的達(dá)到 EMC 要求，又不致造成太大的成本壓力？

PCB 板上會因 EMC 而增加的成本通常是因增加地層數(shù)目以增強(qiáng)屏蔽效應(yīng)及增加了 ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機(jī)構(gòu)上的屏蔽結(jié)構(gòu)才能使整個(gè)系統(tǒng)通過 EMC的要求。以下僅就 PCB 板的設(shè)計(jì)技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應(yīng)。

盡可能選用信號斜率(slew rate)較慢的器件，以降低信號所產(chǎn)生的高頻成分。

注意高頻器件擺放的位置，不要太靠近對外的連接器。

注意高速信號的阻抗匹配，走線層及其回流電流路徑(return current path)， 以減少高頻的反射與輻射。


在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼?。特別注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計(jì)所需。



對外的連接器附近的地可與地層做適當(dāng)分割，并將連接器的地就近接到 chassis ground。

可適當(dāng)運(yùn)用 ground guard/shunt traces 在一些特別高速的信號旁。但要注意 guard/shunt traces 對走線特性阻抗的影響。

電源層比地層內(nèi)縮 20H，H 為電源層與地層之間的距離。